Versuch 4 Demonstration eines BCD-Dekoders für 7-Segmentanzeige. Das binäre Eingangssignal 0111B wird übersetzt in die Zahl 7Dez. |
|
Versuch 5 Demonstration eines 4-bit Volladdierers mit nachgeschaltetem BCD-Dekoder. Der erste Summand wird an die Eingänge A0-A3 angelegt, der zweite Summand kann durch die Schhalter B0-B3 vorgegeben werden. Die Summe erscheint an den Ausgängen S0-S3 und als Übertrag C1. Ein Volladdierer kann auch einen Eingangs-Übertrag C0 verarbeiten. Hierdurch lassen sich beliebig viele Volladdierer kaskadieren, um Additionen mit größerer Wortbreite z.B. 8-bit oder 16-bit) durchzuführen. Für das least significant bit (LSB) wird C0=0 gewählt. Lösungen der Additionen: 3+0=3 und 3+5=8. |